⑩ 日本国特許庁(JP)

① 特許出願公開

◎ 公 開 特 許 公 報 (A) 平2−250370

®Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成2年(1990)10月8日

H 01 L 27/04

C 7514-5F

審査請求 未請求 請求項の数 1 (全3頁)

◎発明の名称 半導体集積回路

②特 願 平1-72135

②出 願 平1(1989)3月23日

70発明者 竹腰

洋 司

東京都港区芝5丁目7番15号 日本電気アイシーマイコン

システム株式会社内

勿出 願 人 日本電気アイシーマイ

東京都港区芝5丁目7番15号

コンシステム株式会社

四代 理 人 弁理士 内 原 晋

明語書

発明の名称

半導体集積回路

特許請求の範囲、

発明の詳細な説明

〔産業上の利用分野〕

本発明は半導体集積回路に関し、特に電源用コンデンサを有する半導体集積回路に関する。

〔従来の技術〕

従来の半導体集積回路は、半導体基板上に設けたトランジスタのジャンクション容量を利用して 電源用のコンデンサを形成していた。

(発明が解決しようとする課題)

上述した従来の半導体集積回路は、出力トランジスタが複数個同時に動作する場合、半導体チップ上の電源の揺れが、伝達遅延時間に影響を与え、さらに電源の揺れが大きな場合はトランジスタの論理関電圧の変動からフリップフロップ回路が設動作する等の問題点があった。

また、トランジスタのジャンクション容量を利用して電源用のコンデンサを形成する場合、面積の割には容量は小さく(バイアスOVにおいて、同一専有面積におけるゲート容量の半分程度)、またバイアス電圧(電源電圧)によって容量の影響により変り、特に、トランジスタの能力が増し、電源の揺れが大きくなる高電圧機種

になるほど半導体基板の不能物温度を必然的に低くする必要がありその結果容量値が小さくなるという欠点がある。

(課題を解決するための手段)

〔與施例〕

次に、本発明について図面を参照して説明す ス

第1因及び第2因は本発明の一実施例を示す 半導体チップの断面模式因及び等価回路因であ

本発明の構造では、ゲートの電位がVss.バッグゲートの電位がVppであることから蓄積状態の 領域を使用することになり、高周波においてもほぼ酸化膜の容量値に相当する容量Co ъ.

第1図及び第2図に示すように、N型のシリコ ン基板1の周縁部に配列して設けるポンディング パッド形成領域(図示せず)の外周に前記ポンデ ィングパッド形成領域を取聞むように選択的に設 けたP型のウェル2と、ウェル2を含む表面に設 けた誘電体の酸化膜3と、ウェル2の上の酸化膜 3の上に選択的に設けたゲート電極4と、ゲート 電極4に整合してウェル2に設けたN・型の拡散 用 5 と、拡散 周 5 と 接 して ウェル 2 内 に 設 けた・ P・型の拡散層 6 と、ゲート電極 4 を含む表面に 設けた層間絶縁膜7と、層間絶縁膜7を選択的に エッチングして設けた開口部と前記開口部のゲー ト電価4と接続し、層間絶縁膜7の上を前記ポン ディングパッド形成領域の外周に設けた電源配線 8とを有して半導体集積回路を構成し、拡散層 5. 6のそれぞれを電源の高電位Vooに接続し、 電源配線8を電源の低電位Vssに接続して電源用 コンデンサCを構成する。

MOSトランジスタでは適当なゲートバイアス

$$C_0 = \frac{\varepsilon_0 \times \varepsilon_0}{t_0}$$

但し

C。:単位面積当りのゲート容量

ε ox:ゲート酸化膜の比談電率

e。: 真空の誘電率 tox: ゲート酸化膜厚

を得ることができ同一専有面積で大きな容量を有 するコンデンサを得ることができる。

(発明の効果)

 くため、広範な電源電圧範囲を有するチップにおいても容量の変化しない電源用コンデンサを得る ことが出来る。

また、半導体周録部の電源配級下を利用することから、入出力端子が増えてチップ寸法が増加すればするほど大きな容量を得ることができ、複数の出力同時動作時等による電源の揺れを低減出来る。

図面の簡単な説明

第1因及び第2因は本発明の一実施例を,示す半導体チップの断面模式因及び等価回路因である。

1 … シリコン基板、2 … ウェル、3 … 酸化膜、4 … ゲート電極、5 , 6 … 拡散層、7 … 層間絶縁膜、8 … 電源配線。

代理人 弁理士 内 原 習

